10 月 14 日，首尔 COEX 展馆，第 28 届半导体展（SEDEX 2026）开幕。同一天，三星和 SK 海力士不约而同把"下一代内存"摆上了台面——而且思路出奇一致：把内存竖起来、直接堆到运算单元上去，让数据少跑路。

当 AI 模型越做越大、单次推理要调阅的上下文越来越长，"数据在处理器和内存之间来回搬运"成了比算力更刺眼的瓶颈。两家公司这次展出的，正是冲着这个瓶颈去的。

1. HBM4E：第七代高带宽内存正式登场

● 三星 HBM4E：采用 1c 制程 DRAM + 4nm 基底层（base die），单 pin 传输速率 14–16Gbps，较上代 HBM4 提升约 20%，带宽达 3.6TB/s；12 层堆叠容量 48GB（较上代 +30%），后续规划 8 层 32GB 与 16 层 64GB。12 层样品已于今年 5 月向客户送样。

● SK 海力士 HBM4E：传输速率达 16Gbps，能效较 HBM4 提升 20% 以上；12 层样品 6 月已供样，正做性能验证。

2. zHBM vs HBF：两条不同的"拆墙"路线

● 三星 zHBM：把 HBM 直接在 3D 结构上堆叠到运算单元上方，缩短物理距离、降低搬运功耗；同台还有 LPDDR-PIM（存内计算，部分运算在内存里完成）和面向边缘 AI 的 3D NAND 方案 zNAND-O。

● SK 海力士 HBF（高带宽闪存）：基于 NAND 闪存、介于 HBM 与 SSD 之间，容量约为 HBM 的 10 倍，目标是加在"HBM—DRAM—SSD"层级之间，缓解大模型推理时的大容量数据搬运压力。公司计划 2027 年 1 月敲定 HBF 技术规范。

3. 为什么是现在？

SK 海力士开发总管安贤在主旨演讲中判断：到 2030 年，AI 基础设施的性能规模将膨胀到今年的约 20 倍。 单纯堆算力已经不够，内存与运算的"距离"和"带宽"才是下一程的主战场。

采购视角（划重点）

● HBM4E 12 层样品已送样，量产节奏指向 2027 年；下游关注 NVIDIA Rubin 以 12 层 HBM4 为主。

● 供给侧：三星龙仁国家产业园区首条线计划 2029 年投产；SK 海力士美国印第安纳封测基地在建。

● 对采购的实质含义：HBM 供给持续紧张，长协（LTA）价格区间机制下，非长协/现货涨幅往往更大；服务器 DRAM、企业级 SSD 需求被 agentic AI 拉动，提前规划、提前锁量，比等降价更现实。

内存不再只是"配角"，而是 AI 系统的瓶颈与胜负手。

个人观点仅供参考，不作为任何投资建议。