当平面DRAM逼近原子尺度的物理极限，美光给出了自己的破局思路。10月28日，据Tom's Hardware报道，美光首席技术官兼产品官Scott DeBoer披露了从1ε工艺、3D DRAM到vHBM/vEIM的完整技术路线图——未来的存储，可能不再“躺”在处理器旁边，而是直接“叠”在它头顶。
一、工艺节点：1γ量产，1δ明年下半，1ε引入晶圆键合
· 1γ（1-gamma）工艺已进入量产；
· 1δ（1-delta）预计2027年下半年量产，比特密度提升约20%；
· 1ε（1-epsilon）将引入Wafer Bonding（晶圆键合）技术；
· 后续ζÅ（zeta angstrom）、ηÅ（eta angstrom）为10纳米以下级别节点，引入High-NA EUV光刻及新材料。
二、3D DRAM两条路线并行
· 路线图中已列出3D1、3D2两代3D DRAM，与1-zeta/1-eta节点平行发展；
· 引入时机取决于成本、复杂度与元件性能的最佳组合；
· 美光与非营利研发机构Albany NanoTech合作，推进未来5至10年的High-NA EUV等先进光刻路线。
三、vHBM与vEIM：把存储“竖”起来
· vHBM（垂直高带宽内存）：将存储堆叠直接置于AI GPU/加速器上方，缩短连接距离，有望降延迟、提带宽；但面临散热与可集成堆叠数量限制；
· vEIM（垂直边缘推理存储）：架构类似vHBM，但更重能效，主要面向自动驾驶、机器人等功耗受限的边缘AI处理器；
· 两者均依赖混合键合（Hybrid Bonding）等先进封装，美光正研发专用热扩散结构解决堆叠散热；cHBM（定制化HBM）同步推进；
· 三者的量产时间表尚未公布。
对国内存储厂而言，3D DRAM与混合键合封装是必须跟进的下一赛点——当平面微缩走到尽头，垂直集成与先进封装将重新定义“存储性能”的边界。
个人观点仅供参考，不作为任何投资建议。